Layout recommanded for crystal clock signal in mobile phone

Layout recommanded for crystal clock signal in mobile phone

  1. 採最短路徑輸入與兩端對稱等長,減少受其他信號干擾的可能
  2. 為了減少每片PCB堆疊高度誤差帶來的雜散電容差異,則接腳的Footprint 建議為1:1大小,第二層挖空
  3. Clock輸出信號則走內層避免EMI問題,兩側與上下層則使用 GND 包覆,GND最小線徑以不低於6mil為限
 
廣告

發表迴響

在下方填入你的資料或按右方圖示以社群網站登入:

WordPress.com Logo

您的留言將使用 WordPress.com 帳號。 登出 / 變更 )

Twitter picture

您的留言將使用 Twitter 帳號。 登出 / 變更 )

Facebook照片

您的留言將使用 Facebook 帳號。 登出 / 變更 )

Google+ photo

您的留言將使用 Google+ 帳號。 登出 / 變更 )

連結到 %s

%d 位部落客按了讚: